ETCHING METHOD AND APPARATUS

Patent Number:

JP9181049

Publication date:

1997-07-11

Inventor(s):

URUSHIYA HIROSHI;; ITO GIICHI;; YOSHIDA MASAMICHI;; SUZUKI TAKASHI

Applicant(s):

HITACHI LTD

Requested Patent:

☐ JP9181049

Application Number: JP19950337100 19951225

Priority Number(s):

IPC Classification:

H01L21/3065; C23F4/00; H05H1/46

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To improve the yield of semiconductor wafers in an etching treatment. SOLUTION An etching apparatus comprises a vacuum treating vessel 4 shut off from the outside 18 to be capable of forming a vacuum atmosphere inside 4a, means 7 for evacuating the vessel 4, means 5 for feeding a treating gas 13 in the inside 4a of the vessel 4, a sample holder 2 which supports a semiconductor wafer 1 and acts as an electrode, a counter electrode 6 for generating a plasma 12 in the inside 4a of the vessel 4, and an insulative ring 3 which covers the periphery 1d of the surface of the wafer 1 supported on the holder 2 and faces at the holder 2. When etching, a very small gap 14 to block the plasma 12 from turning round to the side face 1a of the wafer 1 is formed between a photo resist film 34 on the surface periphery 1d of the wafer 1 and the ring 3 and etching treatment is done with this periphery contactlessly covered with the ring 3.

Data supplied from the esp@cenet database - I2

095日本**国特的**定(2-19)

(12) 公開特許公報(A)

(11)特別山南公県四十

特開平9-181049 (3) 公開日 平成3年(1877年111日

(5L)Int(1)	matal (iii)	巨肉季草茶()	וק	初周示从款付
HO1L 21/3005			H011 21/802	c
C23F 4/00			C 2 3 P 4/00	A
LIBSII 1:4A			11 (1 5 II - 1/46	13

答金耐収 六竹攻 発尿項の数 5 (1) (全 12 月)

(51) 田神雅書

15 100 44.7 - 997 10H

(71) 日本人 (800×65109)

(22) 円周口

平成7年(1995)12月25日

华式会社出立教作所

以品6月丁N台)6億日軒回止分下市京北

(72)発病者 維色 東東

東京都小平11上水 6 町 5 丁目20番1 号 一揆

式会社日立製作赤下導作多業部內

(72) **伊**斯森 伊東 4

東京都小平市上水本町5 (日10)第1号 - 松 式会排 [] 立製作历华等化事業部内

東京杯小平 门上本台175丁日20至1号 👭 式会社日立製作所半線体多業部内

· 承人 · 北麓 · 十野代 · 入迎为(47)


最終でに捉く

Caly【光明の名称】 エッチング方状料とび供管

の【要約】

【課題】 エッチング処理において、半導体ウェハの歩 留りを向上させる。

【解決手段】 外部18と遮断されかつ内部4aに真空 雰囲気を形成可能な真空処理容器4と、真空処理容器4の内部4aの排気を行う真空排気手段7と、真空処理容 器4の内部4aに処理ガス13を供給するガス供給手段 5と、半導体ウェハ1を支持しかつ電極である試料台2と、真空処理容器4の内部4aにプラズマ12を発生さ せる対向電極6と、試料台2に支持された半導体ウェハ 1の表面外周部1 dを覆いかつ試料台2と対向して設け られた絶縁性リング部材3とからなり、エッチング処理 時に、半導体ウェハ1の表面外周部1 dのフォトレジス ト膜34と絶縁性リング部材3との間にプラズマ12の 半導体ウェハ1の側面1 aへのまわり込みを阻止可能な 微小空隙14を形成し、半導体ウェハ1の表面外周部1 dを絶縁性リング部材3により非接触で覆ってエッチン グ処理する。



【特語諸求の範囲】

【請求項1】 プラズマを用いるエッチング方法であっ

表面にフォトレジスト膜を塗布した半導体ウェハを.準備 1

前記半導体ウェハを試料台に搭載し、

前記試料台と対向して設けられた絶縁性リング部外によって前記半導体ウェハの表面外周部を覆い、

前記半導体ウェハの表面外周部のフォトレジスト膜と前記絶縁性リング部材との間に前記プラズマの前記半導体ウェハの側面へのまわり込みを阻止可能な微小空隙を形成することにより、前記半導体ウェハの表面外周部を前記絶縁性リング部材によって非接触で覆ってエッチング処理することを特徴とするエッチング方法。

【請求項2】 請求項1記載のエッチング方法であって、前記半導体ウェハの表面外周部を前記絶縁性リング 部材によって覆う際に、前記半導体ウェハの表面の外周端部から中心内方に向かって3~4mmの範囲の前記表面外周部を覆うことを特徴とするエッチング方法。

【請求項3】請求項1または2記載のエッチング方法であって、前記半導体ウェハの表面にフォトレジスト膜を塗布した後、前記半導体ウェハの側面または裏面もしくはその両面に付着したフォトレジスト膜を除去し前記フォトレジスト膜の除去とともに、前記半導体ウェハの表面の外周端記から中心内方に向かって1~2mmの範囲の前記表面外周部に形成されたフォトレジスト膜を除去することを特徴とするエッチング方法。

除去することを特徴とするエッチング方法。 【請求項4】 プラズマを用いて半導体ウェハにエッチング処理を行うエッチング装置であって、

外部と連続され、かつ内部に<u>真空雰囲</u>気を形成可能な真空処理容器と、

前記真空処理容器の内部の排気を行う真空排気手段と、 前記真空処理容器の内部に処理ガスを供給するガス供給 手段と、

前記真空処理容器の内部に前記プラズマを発生させるプ ラズマ発生手段と、

前記半導体ウェハを支持する試料台と、

前記試料台に支持された半導体ウェハの表面外周部を覆い、かつ前記試料台と対向して設けられた絶縁性リング部材とを有し、

エッチング処理時に、前記半導体ウェハの表面外周部のフォトレジスト膜と前記絶縁性リング部材との間に前記プラズマの前記半導体ウェハの側面へのまわり込みを阻止可能な微小空隙を形成し、前記半導体ウェハの表面外周部が前記絶縁性リング部材によって非接触で覆われてエッチング処理されることを特徴とするエッチング装置。

【請求項5】 請求項4記載のエッチング装置であって、前記絶縁性リング部材は前記半導体ウェハの表面の外周端部から中心内方に向かって3~4mmの範囲の前

記表面外周部を覆う部材であることを特徴とするエッチ ング装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体製造技術に おけるエッチング技術に関し、特に、プラズマを用いる エッチング方法および装置に関する。

[0002]

【従来の技術】以下に説明する技術は、本発明を研究、 開発するに際し、本発明者によって検討されたものであ り、その概要は次のとおりである。

【0003】プラズマを用いて半導体ウェハに処理を行うエッチング装置としては、互いに対向する一対の電極を備えたエッチング装置が知られている。

を備えたエッチング装置が知られている。 【0004】ここで、前記エッチング装置は、一方の電極(試料台)上に半導体ウェハを載置し、これに対向する他方の電極から処理ガスを噴流させると共に、前記2つの電極間に高周波電圧を印加して処理ガスをプラズマ化し、半導体ウェハを加工するものである。

【0005】なお、エッチング処理については、エッチング処理時あるいはエッチング処理場の異物発生を防止する技術の研究開発が進められている。

【0006】 また、プラブマを用いたエッチング装置に おける半導体ウェハの固定(支持)方法については、ク ランプ方式と静電チャック方式とが知られている。

ランプ方式と静電チャック方式とが知られている。 【0007】まず、クランプ方式のエッチング装置は、エッチング処理時にクランプによって半導体ウェハを直接押えるため、クランプが接触する半導体ウェハの表面外周部の被処理膜(フォトレジスト膜など)を除去する必要がある。

【0008】これに伴い、クランプの端部と半導体ウェハの表面外周部の被処理膜との間に空頭部防形成され、その状態でエッチングが行われるため、プラズマが前記空隙部に入り込むこともあり、その結果、半導体ウェハのクランプ近僚に形成された被処理膜が不均一にエッチングされる。 【0009】一方、静電チャック方式のエッチング装置

【0009】一方、静電チャック方式のエッチング装置では、半導体ウェハを支持する際に、クランプを用いないため、半導体ウェハの側面にプラズマが回り込み、半導体ウェハの側面もしくは裏面に付着した被処理機がエッチングされる。

【0010】さらに、クランプを用いた静電チャック方式のマイクロ波エッチング装置もあり、この場合、クランプ近傍の半導体ウェハの表面に形成された被処理膜、さらに、半導体ウェハの側面または裏面に付着した被処理膜が不均一にエッチングされる。

【0011】なお、エッチング装置において異物の発生を防止する技術としては、例えば、特開昭57-145 321号公報に開示されている。

[0012]

【発明が解決しようとする課題】ところが、前記した技術においては、半導体ウェハの表面、側面または裏面に形成されたポリシリコンなどの被処理膜がエッチング処理時に不均一にエッチングされ、さらに、前記被処理膜が酸化膜のウェットエッチング時にリフトオフされ、異物となって半導体ウェハの表面に再付着する。

【0013】したがって、半導体ウェハの表面に異物が付着することにより、半導体ウェハの歩留りを低下させるという問題が発生する。

【0014】本発明の目的は、半導体ウェハの歩留りを向上させるエッチング方法および装置を提供することにある。

【0015】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0017】すなわち、本発明によるエッチング方法は、表面にフォトレジスト膜を塗布した半導体ウェハを準備し、前記半導体ウェハを試料台に搭載し、前記試料台と対向して設けられた絶縁性リング部状によって前記半導体ウェハの表面外周部を覆い、前記絶縁性リング部状との間にプラズマの前記半導体ウェハの側面へのまわり込みを阻止可能な微小空隙を形成することにより、前記半導体ウェハの表面外周部を前記絶縁性リング部状によって非接触で覆ってエッチング処理するものである。【0018】さらに、本発明によるエッチング方法は、

【0018】さらに、本発用によるエッチング方法は、前記半導体ウェハの表面にフォトレジスト膜を塗布した後、前記半導体ウェハの側面または裏面もしくはその両面に付着したフォトレシスト膜を除去し、前記フォトルジスト膜の除去とともに、前記半導体ウェハの表面の外周端部から中心内方に向かって1~2mmの範囲の前記表面外周部に形成されたフォトレジスト膜を除去するものである。

【0019】また、本発明によるエッチング装置は、外部と遮断されかつ内部に真空雰囲気を形成可能な真空処理容器と、前記真空処理容器の内部の排気を行う真空排気手段と、前記真空処理容器の内部に処理ガスを供給するガス供給手段と、前記真空処理容器の内部にプラズを発生させるプラズマ発生手段と、前記半導体ウェハを支持する試料台と、前記試料台に支持された半導体ウェハの表面外周部を覆いかつ前記試料台と対向して設けられた絶縁性リング部材とを有し、エッチング処理時に、前記半導体ウェハの表面外周部のフォトレジスト膜と前記絶縁性リング部材との間に前記プラズマの前記半導体ウェハの側面へのまわり込みを阻止可能な微小空隙を形成し、前記半導体ウェハの表面外周部が前記総縁性リングが対していていた。

グ音味れてよって非接触で覆われてエッチング処理される ものである。

【0020】これにより、絶縁性リング音味が近傍に形成された被処理膜や、半導体ウェハの側面あるいは裏面に付着した被処理膜のエッチングを防止することができる。

【0021】その結果 半導体ウェハ上の被処理膜の膜 剥がれを防止することができ、異物の発生を防止するこ とができる。

【0022】なお、本発明のエッチング装置は、前記絶縁性リング部が前記半導体ウェハの表面の外周端部から中心内方に向かって3~4mmの範囲の前記表面外周部を覆う部材である。

[0023]

【 発明の実施の形態】以下 本発明の実施の形態を図面に基づいて詳細に説明する。

【0024】図1は本発明によるエッチング装置の構造の実施の形態の一例を示す部分断面図、図2は本発明のエッチング装置に設けられた絶縁性リング部材の構造の一例を示す図であり、(a)は干面図、(b)は拡大部分断面図、図3~図14は本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図、図15は本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示すプロセスフローである。

【0025】なお 本実施の形態によるエッチング装置は、プラズマ12を用いて半導体ウェハ1にエッチング処理を行うものであり、その一例として、互いに対向する一対の電極を備えたエッチング装置について説明する。

【0026】前記エッチング装置の構成は、外部18と適断されかつ内部4aに真空雰囲気を形成可能な真空処理容器4と、真空処理容器4の内部4aの排気を行う真空ポンプなどの真空排気手段7と、真空処理容器4の内部4aに処理ガス13を供給するガス供給手段5と、計算体ウェハ1を支持しかつ重極である試料台2と一対を成しかつ真空処理容器4の内部4aに少ずを成しかつ真空処理容器4の内部4aにプラズマ12を発生させるプラズマ発生手段である対向電外を12を発生させるプラズマ発生手段である対向電外には一個である。 31位を覆いかつ試料台2と対向して設けられた絶縁性リング部材3とからなり、エッチング処理時に、半導体ウェハ1の表面外周部1dのフォトレジスト膜34と絶縁性リング部材3との間にプラズマ12の半導体ウェハ1の側面1aへのまわり込みを阻止可能な微小空隙14を形成し、半導体ウェハ1の表面外周部1dが発性リング部材3によって非接触で覆われてエッチング処理されるものである。

【0027】なお、真空処理容器4の内部4aには、ガス供給手段5によって処理ガス13(例えば、Ar、CF4、CHF3など)が対向電極6を介して供給され、

それと共に、真空排気手段?によって真空排気が行われることにより、数5m以下の圧力に制御される。

【0028】さらに、高周波電原8によって対向電極6と試料台2との間に、例えば、400KHz、1300Wの高周波電圧を印加してプラズマ12を発生させ、半導体ウェハ1のエッチングを行う。

【0029】なお、エッチング中、半導体ウェハ1の冷却は、冷却手段9から試料台2内につながも冷集通路9 aに所定の液体(または気体)を流すことによって、試料台2を介して行う。

【0030】また、試料台2における半導体ウェハ1の吸着は、静電吸着方式によるものであり、リフトピン10に半導体ウェハ1を載置し、リフトピン10が取り付けられているリフトピンベース10a およびリフトピンベース10 aを保持しているロッド10 bをそれぞれ介して、エアシリンダ11によってリフトピン10を降下させて行う。

【0031】さらに、半導体ウェハ1の試料台2からの取り外しは、前記の逆、つまりエアシリンダ11によってリフトピン10を上昇させ、半導体ウェハ1を押し上げて行う。

【0032】また、真空処理容器4の内部4 aへの半導体ウェハ1の搬入出は、ゲートバルブ17を介して行う。

【0033】ここで、本実施の形態による絶縁性リング 部材3は、半導体ウェハ1の表面外周部1 dをその全周 に渡って非接触で覆うものであり、半導体ウェハ1を試料台2に搭載した際に、半導体ウェハ1の表面外周部1 dのフォトレジスト膜34と絶縁性リング部材3との間にプラズマ12の半導体ウェハ1の側面1 aへのまわり込みを阻止可能な微小空隙14を形成して覆う。

【0034】なお 微小空隙14は、例えば 09mm 程度のものである。

【0035】さらに、絶縁性リング部材3は、石英、セラミック、フッ素樹脂などの絶縁性の材料によって形成され、試料台2の昇降運動を窺内する試料台ガイト部材15に、止め金3 a および支柱3 b を介して取り付けられている。

【0036】また、本実施の形態による絶縁性リング部材3は、半導体ウェハ1を試料台2に搭載した際に、半導体ウェハ1の表面1bの外周端部1eから中心内方16に向かって3~4mmの範囲の表面外周部1dを覆うものであり、かつ、オリエンテーションフラットタイプの半導体ウェハ1に対応したものである。

【0037】ただし、絶縁性リング部材3が覆う範囲は、前記3~4mmの範囲に限らず、それよりも狭い範囲または広い範囲を覆っていてもよい。

【0038】次に、本実施の形態によるエッチング方法 について説明する。 【0039】なお、本実施の形態では、図3~図12に 示すように、16M-DRAM(Dranic Pardon Acces sManoy)の製造プロセスの場合について、図1~図1 5を用いて説明する。

【①040】ここで、図15に示すフローは、16M-DRAMの製造工程を示すわれてある。

DRAMの製造工程を示すものである。 【0041】まず、容量(キャパシタ)形成に際し、図 3に示すように、ベース基板47上に素子形成領域であ あウェル部48およびチャネルストッパ49が形成され、かつウェル部48に酸化膜20とゲート電極21が 形成された半導体ウェハ1を準備する。

【0042】続いて、図3,図15に示すように、半導体ウェハ1の表面1b全体に酸化膜22を塗布し、ゲート電極21および酸化膜20をSiO2などの酸化膜22によって覆う酸化膜形成23を行う。

【0043】さらに、図4、図15に示すように、酸化膜22上にポリシリコンなどからなる1層目の導体膜24を形成(堆積)する導体膜形成25を行う。

【0044】その後、図5,図15に示すように、導体膜24上に 再びSiO2などの酸化膜26を形成する酸化膜形成27を行う。 【0045】続いて、図6に示すように、酸化膜26上

【0045】続いて、図6に示すように、酸化模26上に、パターニングされたフォトレジスト膜28を塗布し、さらに、エッチングによって、酸化膜22,26(図3、図5参照) および導体膜24(図4参照)を除去し、接続孔であるコンタクトホール29を形成する。【0046】すなわち、コンタクトホール形成30を行う

【0047】続いて、図6に示したフォトレジスト膜28を除去した後、図7、図15に示すように、酸化膜26およびコンタクトホール29上にポリシリコンなどからなる2層目の導体膜31を形成(堆積)する導体膜形成33を行う。

【0048】その後、図8に示すように、導体膜31上に、パターニングされたフォトレジスト膜34を塗布する(準備する)。

【0049】この時、半導体ウェハ1の表面1bに対し て、予め、乾燥などの前処理を行っておく。

【0050】さらに、半導体ウェハ1の表面1bにフォトレジスト膜34を塗布した際に半導体ウェハ1の側面1aまたは裏面1cもしくはその両面に付着したフォトレジスト膜34を除去する。

【0051】ここで、フォトレジスト膜34を除去する際に、フォトレジスト膜34の除去とともに、図2

(b)に示すように、半導体ウェハ1の表面1bの外周端部1eから中心内方16に向かって1~2mmの範囲の表面外周部1dに形成されたフォトレジスト膜34を除去する。

【0052】つまり、半導体ウェハ1の表面1bの外周 端部1eから中心内方16に向かって1~2mmの範囲 のフォトレジスト膜34を除去し、それ以外のフォトレ ジスト膜34をそのまま残す。

【0053】ただし、フォトレジスト膜34の除去範囲は、前記1~2mmの範囲に限らず、それよりも狭い範囲または広い範囲を除去してもよい。

【0054】その後、半導体ウェハ1をエッチング処理が行われる本実施の形態によるエッチング装置の試料台2に搭載し、さらに、図1または図2(b)に示すように、試料台2と対向して設けられた絶縁性リング部材3によって半導体ウェハ1の表面外周部1 dを覆う。

【0055】ここで、半導体ウェハ1の表面外周部1 dを絶縁性リング部材3によって覆う際に、半導体ウェハ1の表面分周端部1 eから中心内方16に向かって3~4mmの範囲の表面外周部1 dを非接触で覆う。【0056】この時、半導体ウェハ1の表面外周部1 dのフォトレジスト膜34と絶縁性リング部材3とを絶縁性リング部材3との間にプラズマ12の半導体ウェハ1の側面1 aおよび裏面1 c へのまわり込みを阻止可能な似側面1を対して変更があることにより、半導体ウェハ1の表面外周部1 dのフォトレジスト膜34を絶縁性リング部材3によって非接触で覆うものである。

【0057】なお、フォトレジスト膜34と絶縁性リング部材3とがオーバーラップしていれば(半導体ウェハ1をその上方から眺めた時にフォトレジスト膜34と絶縁性リング部材3とが重なっていれば)、フォトレジスト膜34の除去範囲と絶縁性リング部材3の覆う範囲は、それぞれ前記1~2mm、前記3~4mm以外の範囲であってもよい。

【0058】続いて、本実施の形態によるエッチング装置を用いて、図8、図13および図15に示すように、所定のフォトレジスト膜34および所定の導体膜31のエッチング処理35を行う。

【0059】すなわち、半導体ウェハ1の表面外周部1 dを絶縁性リング部対3によって非接触で覆って、フォトレジスト膜34および導体膜31のエッチング処理3 5を行い、所定のフォトレジスト膜34および所定の導体膜31を除去する。

【0060】この時、図13に示すように、プラズマ12の半導体ウェハ1の側面1aおよび裏面1cへのまわり込みを防止することができる。

り込みを防止することができる。 【0061】その後、図9、図15に示すように、ウェットエッチングなどによって酸化膜26(図8参照)を除去するウェットエッチング処理36を行う。

【0062】さらに、図10、図15に示すように、酸 化膜22上の所定の導体膜24を除去するエッチング処理37を行う。

理37を行う。 【0063】この時、前記同様、図1,図2および図1 4に示す本実施の形態のエッチング装置を用いることにより、プラズマ12の半導体ウェハ1の側面1aへのま わり込みを防止することができる。

【0064】その後、図11,図15に示すように、酸化膜22、導体膜24および導体膜31の露出的に窒化珪素(Si3N4などからなる積層形の容量絶縁膜38を形成する絶縁観覚が成39を行い、さらに、容量絶縁膜38を酸化する絶縁観覚数化40を行う。

【0065】続いて、図12,図15に示すように、容量絶縁膜38上に、3層目の導体膜41を形成(堆積)する導体膜形成42を行う。

【0066】これにより、容量であるフィン形キャパシタ43を形成することができる。

【0067】本実施の形態によるエッチング方法および 装置によれば、以下のような作用効果が得られる。

【0068】すなわち、試料台2に支持された半導体ウェハ1の表面外周部1 dを覆う絶縁性リング部材3を有し、エッチング処理35,37を行う際に、半導体ウェハ1の表面外周部1 dと絶縁性リング部材3との間にブラズマ12の半導体ウェハ1の側面1 aへのまわり込みを阻止可能な微小空隙1 4を形成し、半導体ウェハ1の表面外周部1 dを絶縁性リング部材3によって非接触で覆ってエッチング処理35,37を行うことにより、プラズマ12の半導体ウェハ1の側面1 aあるいは裏面1 cへの回り込みを防止することができる。

【0069】さらに、非接触で半導体ウェハ1の表面外周部1 dを覆うため、絶縁性リング部材3の近傍に形成されたフォトレジスト膜28,34や、半導体ウェハ1の側面1 aあるいは裏面1 cに付着したフォトレジスト膜28,34のエッチングを防止することができる。【0070】これにより、半導体ウェハ1上のフォトレジスト膜28,34の膜剥がれを防止することができ、異物の発生を防止することができる。

【0071】その結果、半導体ウェハ1の歩留りを向上させることができる(歩留りを10%程度向上させるこ

20072】また、半導体ウェハ1の側面1aまたは裏面1cもしくはその両面に付着したフォトレジスト膜28,34の除去とともに、半導体ウェハ1の表面1bの外周端部1eから中心内方16に向かって1~2mmの範囲の表面外周部1dに形成されたフォトレジスト膜28,34を除去し(それ以外の箇所のフォトレジスト膜28,34は残す)、この状態で半導体ウェハ1の表面1bの参開の表面外局部1dを絶縁性リング部内3によって覆ってエッチング処理35,37を行うことにより、半導体ウェハ1の表面外局部1dと絶縁性リング部内3とがでウェハ1の表面外局部1dと絶縁性リング部内3とがでウェハ1の表面外局部1dと絶縁性リング部内3とがでウェハ1の表面外局部1dと絶縁性リング部内3とがでウェハ1の表面外局部1dと絶縁性リング部内3とがでウェハ1の表面外局部1dと絶縁性リング部内3とがのウェハ1の表面外局部1dと絶縁性リング部内3とがでりよりますることができる。

【0073】これにより、ドライエッチング時に、製品パターン以外のエッチングを防止することができ、酸化

膜のウェットエッチングを行ってもポリシリコンなどの 導体膜24、31の膜剥がれを防止することができる。 【0074】その結果、前記膜剥がれによる異物の半導 体ウェハ1への再付着を防止することができるため、半 導体ウェハ1の歩留りを向上させることができる。

【0075】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言う

までもない。

【0076】例には、前記実施の形態で説明した絶縁性リング部材は、試料台の昇降運動を割内する試料台ガイド部材に取り付けられているものであるが、前記絶縁性リング部材は、図16~図18に示す他の実施の形態のエッチング装置のように、前記試料台ガイド部材以外の部材に取り付けられていてもよい。

【0077】ここで、図16に示すエッチング装置においては、絶縁性リング部材3が真空処理容器4の内壁4

bに取り付けられている。

【0078】また、図17に示すエッチング装置においては、絶縁性リング部対3か対向電極6に取り付けられている。

【0079】さらに、図18に示すエッチング装置においては、絶縁性リング部材3が可動(昇降)自在に支持されており、昇降手段44によって絶縁性リング部材3を所望の位置(高さ)で固定することができる。

【0080】この場合、絶縁性リング部対3を半導体ウェハ1から離して固定することにより、半導体ウェハ1の側面1 aや裏面1 c などにプラズマ1 2をまわり込ませることができ、その結果、半導体ウェハ1の側面1 a や裏面1 c をエッチングすることも可能になる。

【0081】なお、図16~図18のエッチング装置においても、前記実施の形態によるエッチング装置と同様の作用効果が得られることは言うまでもない。

【0082】また、前記実施の形態によるエッチング装置は、電極である試料台と一対を成す対向電極を備えるものであったが、前記エッチング装置は、図19に示すようなマイクロ波エッチング装置であってもよい。 【0083】すなわち、図19に示すマイクロ波エッチ

【0083】すなわち、図19に示すマイクロ波エッチング装置は、プラズマ発生手段であるマグネトロン45からマイクロ波46を発振し、マイクロ波46を真空処理容器4に照射することにより、真空処理容器4の内部4aにプラズマ12を発生させるものであり、このプラズマ12を用いて半導体ウェハ1にエッチングを行うものである。なお、コイル50は、プラズマ12の発生位置などを調節するものである。

【0084】このマイクロ波エッチング装置においても、前記実施の形態の絶縁性リング部材3と同様の絶縁性リング部材3を用いることにより、前記実施の形態によるエッチング装置と同様の作用効果を得ることができ

ъ.

【0085】また、前記実施の形態または前記也の実施の形態によるエッチング装置に設置された絶縁性リング部材は、オリエンテーションフラットタイプの半導体ウェハであっても、ノッチタイプの半導体ウェハであってもどちらにでも適用可能なものである。

[0086]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

以下のとおりである。 【0087】(1)・半導体ウェハの表面外局部を覆う 絶縁性リング部材を有し、エッチング処理時に、半導体 ウェハの表面外周部のフォトレジスト膜と絶縁性リング 部材との間に微小空隙を形成し、半導体ウェハの表面外 周部を絶縁性リング部材によって非接触で覆ってエッチ ング処理することにより、プラズマの半導体ウェハの側 面あるいは裏面への回り込みを防止することができる。 これにより、半導体ウェハ上の被処理膜の騰剥がれを防止することができ、異物の発生を防止することができ る。その結果、半導体ウェハの歩留りを向上させることができる。

【0088】(2)、半導体ウェハの側面または裏面もしくはその両面に付着したフォトレジスト膜を除去する際に、半導体ウェハの表面の外周端部から中心内方に向かって1~2mmの範囲の表面外周部に形成されたフォトレジスト膜を除去し、この状態で半導体ウェハの表面の外周端部から中心内方に向かって3~4mmの範囲の表面外周部を終縁性リング部材によって覆ってエッチング理を行うことにより、ドライエッチング時に、製品パターン以外のエッチングを防止することができる。その結果、膜剥りれによる異物の半導体ウェハへの再付着を防止することができる。

【図面の簡単な説明】

【図1】本発明によるエッチング装置の構造の実施の形態の一例を示す部分断面図である。

【図2】本発明のエッチング装置に設けられた終験性リング部材の構造の一例を示す図であり、(a)は平面図、(b)は拡大部分断面図である。

【図3】本発別のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面図である。

【図4】本発明のエッチング装置を用いたプロセス形成におけるウェハ処理の実施の形態の一例を示す部分断面 図である。

【図5】本発明のエッチング装置を用いたプロセス形成 におけるウェハ処理の実施の形態の一例を示す部分断面 図である。

【図6】本発明のエッチング装置を用いたプロセス形成 におけるウェハ処理の実施の形態の一例を示す部分断面 図である。

におけるウェハ処理の実施の形態の一例を示す部分断面 図である。

【図8】本発明のエッチング装置を用いたプロセス形成 におけるウェハ処理の実施の形態の一例を示す部別断面 図である。

【図9】本発明のエッチング装置を用いたプロセス形成 におけるウェハ処理の実施の形態の一例を示す部分断面

図である。 【図10】本発明のエッチング装置を用いたプロセス形 成におけるウェハ処理の実施の形態の一例を示す部分断 面図である。

【図11】本発明のエッチング装置を用いたプロセス形 成におけるウェハ処理の実施の形態の一例を示す部分断 面図である。

【図12】本発明のエッチング装置を用いたプロセス形 成におけるウェハ処理の実施の形態の一例を示す部分断 面図である。

成におけるウェハ処理の実施の形態の一例を示す部分断 面図である。

【図14】本発明のエッチング装置を用いたプロセス形 成におけるウェハ処理の実施の形態の一例を示す部分断 面図である。

成におけるウェハ処理の実施の形態の一例を示すプロセ スフローである。

【図16】本発明の他の実施の形態であるエッチング装 置の構造の一例を示す部分断面図である。

【図17】本発明の他の実施の形態であるエッチング装 置の構造の一例を示す部分断面図である。

【図18】本発明の他の実施の形態であるエッチング装 置の構造の一例を示す部分断面図である。

【図19】本発明の他の実施の形態であるエッチング装 置の構造の一例を示す部分断面図である。

【符号の説明】

1 半導体ウェハ

1 a 側面

1 b 表面

1 c 裏面

1 d 表面外周部

1 e 外周端部

2 試料台

3 絶縁性リン焙附

3a 止め金

3 b 支柱

4 真空処理容器

4 a 内部

4 b 内壁

5 ガス供給手段

ら 対向電極(プラズマ発生手段)

7 真空排汽手段

8 高周波電源

9 涂斯氏

9a 冷媒通路

10 リフトピン

10a リフトピンペース

10b 09h

11 エアシリンダ

12 プラズマ

13 処理ガス

14 微小空隙

15 試料台ガイト部材

16 中心内方

17 ゲートバルブ

1 8 外部

20 酸化膜

21 ゲート電極

22 酸化膜

23 酸化膜形成

24 導体膜

25 導体膜形成

26 酸化膜

27 酸化膜形成

23 フォトレジスト膜

29 コンタクトホール

30 コンタクトホール形成

31 導体膜

3.5 導体膜形成

34 フォトレミスト膜

35 エッチング処理

3ら ウェットエッチング処理

37 エッチング処理

35 容量絶縁膜

3.3 絶縁膜形成

40 絶縁開始化

41 導体膜

42 導体膜形成

43 フィン形キャパシタ


44 昇降手段


45 マグネトロン(プラズマ発生手段) 46 マイクロ波


47 ベース基板


48 ウェル部


49 チャネルストッパ 50 コイル





































[214] p; 14







【図16】 料 16




【図17】 # 17



【図18】





フロントページの続き

四分明者 鈴木 敬史 東京都小平市上水本町5丁目2番1号 株 式会社日立製作所半導体事業部内